

日本国特許庁
PATENT OFFICE
JAPANESE GOVERNMENT

2/Print
Paper
G.Stanley
5-16-01

JC929 U.S. PTO
09/774858
01/31/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office.

出願年月日

Date of Application:

2000年 2月 25日

出願番号

Application Number:

特願 2000-049969

出願人


Applicant(s):

シャープ株式会社

2000年11月 6日

特許庁長官
Commissioner,
Patent Office

及川耕造



出証番号 出証特 2000-3091836

【書類名】 特許願
【整理番号】 00J00133
【提出日】 平成12年 2月25日
【あて先】 特許庁長官 近藤 隆彦 殿
【国際特許分類】 H05K 1/00
 H05K 3/00
【発明の名称】 アクティブマトリクス基板およびその製造方法並びに該
 基板を用いた表示装置および撮像装置
【請求項の数】 8
【発明者】
 【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株
 式会社内
 【氏名】 和泉 良弘
【発明者】
 【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株
 式会社内
 【氏名】 近間 義雅
【特許出願人】
 【識別番号】 000005049
 【氏名又は名称】 シャープ株式会社
【代理人】
 【識別番号】 100080034
 【弁理士】
 【氏名又は名称】 原 謙三
 【電話番号】 06-6351-4384
【手数料の表示】
 【予納台帳番号】 003229
 【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9003082

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置

【特許請求の範囲】

【請求項1】

走査電極と信号電極とが格子状に配列されてなる電極配線と、少なくとも該電極配線上に形成され、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜と、上記開口部における電極上に積層された金属層とを備えていることを特徴とするアクティブマトリクス基板。

【請求項2】

上記金属層が湿式メッキ法によって形成されていることを特徴とする請求項1記載のアクティブマトリクス基板。

【請求項3】

上記金属層が、ニッケル膜、銅膜および金膜からなる群より選ばれる少なくとも一種の金属膜を含むことを特徴とする請求項1または2記載のアクティブマトリクス基板。

【請求項4】

上記信号電極が透明導電酸化膜からなることを特徴とする請求項1、2または3記載のアクティブマトリクス基板。

【請求項5】

請求項1ないし4の何れか1項に記載のアクティブマトリクス基板と、該アクティブマトリクス基板によって駆動される電気光学媒体とを備えていることを特徴とする表示装置。

【請求項6】

請求項1ないし4の何れか1項に記載のアクティブマトリクス基板と、該アクティブマトリクス基板によって電荷が読み出される光導電体とを備えていることを特徴とする撮像装置。

【請求項7】

基板上に、走査電極と信号電極とを格子状に配列して電極配線を形成する工程

と、

少なくとも該電極配線上に、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜を形成する工程と、

上記開口部における電極上に、メッキ触媒を選択的に付着させる工程と、

上記メッキ触媒が付着された領域に無電解メッキ法によって金属層を形成する工程とを含むことを特徴とするアクティブマトリクス基板の製造方法。

【請求項 8】

基板上に、走査電極と信号電極とを格子状に配列して電極配線を形成する工程と、

少なくとも該電極配線上に、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜を形成する工程と、

上記開口部における電極上に、電気メッキ法によって金属層を選択的に形成する工程とを含むことを特徴とするアクティブマトリクス基板の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、例えば、液晶表示装置（LCD）やエレクトロクロミック表示装置（ECD）、エレクトロルミネッセント表示装置（ELD）等のフラットパネルディスプレイ（FPD）；X線撮像装置等のフラットパネルセンサ（FPS）；等の各種装置に好適に使用することができるアクティブマトリクス基板、およびその製造方法、並びに、該基板を用いた表示装置および撮像装置に関するものである。

【0002】

【従来の技術】

従来より、走査電極と信号電極とが格子状に配列されてなるX-Yマトリクス状の電極配線と、該電極配線の交差部毎に設けられたTFT（薄膜トランジスタ）等のスイッチング素子とを組み合わせてなり、各スイッチング素子を走査電極毎に順次、走査駆動することが可能なアクティブマトリクス基板が知られている。該アクティブマトリクス基板は、そのフラット性および駆動能力の高さ等の種

々の利点を生かすべく、フラットパネルディスプレイやフラットパネルセンサ等の各種装置に応用されている。

【0003】

具体的には、例えば、図6に示すように、アクティブマトリクス基板と、電気光学媒体である液晶とを組み合わせてなる、アクティブマトリクス型の液晶ディスプレイが開発されている。該ディスプレイは、現在、各種OA機器やAV機器等の幅広い用途・分野に利用されている。また、例えば、図7に示すように、アクティブマトリクス基板と、X線のエネルギーを電荷に変換する光導電体とを組み合わせてなる、フラットパネル型のX線センサが検討されている。該X線センサは、X線画像データのデジタル化や動画撮影等が容易であるので、X線フィルムとの置き換えを目指して、その開発が盛んに行われている。

【0004】

ところが、上記フラットパネルディスプレイやフラットパネルセンサ等において、その大面積化（大画面化）や高精細化を図った場合には、駆動周波数が高くなると共に、アクティブマトリクス基板における電極配線（バスライン）の抵抗値や寄生容量が増大することとなる。例えばフラットパネルディスプレイにおいては、電極配線の抵抗値や寄生容量が増大すると、駆動信号が遅延する等の影響により、表示の均一性が損なわれるという問題点が生じる。また、例えばフラットパネルセンサにおいては、電極配線の抵抗値や寄生容量が増大すると、光導電体で発生する微弱信号を信号電極を介して読み出す際に、読み出信号のS/N比が劣化するという問題点が生じる。

【0005】

そこで、上記の問題点を解消するために、つまり、電極配線の抵抗値や寄生容量を低減するための対策として、電極配線の材料により低い抵抗値を示すアルミニウムを用い、さらに該電極配線の膜厚をより厚くすることが行われている。

【0006】

【発明が解決しようとする課題】

しかしながら、一般に、アクティブマトリクス基板の電極配線は、スパッタ蒸着等の真空蒸着を行う真空成膜装置を用いて基板上に金属薄膜を成膜した後、エ

ッチングを行うことによって所定の配線形状（パターン）を形成する方法を採用することにより設けられている。このため、電極配線の膜厚をより厚くしようとすると、つまり、上記の方法を用いて電極配線の厚膜化を図ると、以下の問題点が生じることとなる。

【0007】

即ち、(1) 真空成膜装置は、一般に枚葉処理を行う構成となっているため、電極配線の厚膜化を図ると、そのスループット（処理能力）が低下し、従ってアクティブマトリクス基板の生産性が低下してしまう；(2) 基板の全面（表面）に金属薄膜を成膜した後、エッチングを行うことによって不要な部分を除去するため、金属薄膜の厚膜化に伴い、エッチングに長時間を要するようになると共に、除去される金属（材料）の量が増加し、無駄が多くなる。

【0008】

従って、上記従来の方法で、膜厚が500nmを越える電極配線を設けること（厚膜化を図ること）は、生産性やコスト等から鑑みて、事実上、困難（非現実的）である。つまり、上記従来の方法では、アクティブマトリクス基板の電極配線を厚膜化して、該電極配線の抵抗値や寄生容量を低減すること、並びに、これによってフラットパネルディスプレイやフラットパネルセンサ等の大面積化や高精細化を図ることは、事実上、困難であるという問題点を有している。

【0009】

本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、無駄になる金属の量を抑制すると共に生産性の低下を招来することなく、アクティブマトリクス基板の電極配線を厚膜化して、該電極配線の抵抗値や寄生容量を低減すること、並びに、これによってフラットパネルディスプレイやフラットパネルセンサ等の大面積化や高精細化を図ること、即ち、これら各種装置に好適に使用することができるアクティブマトリクス基板、およびその製造方法を提供することにある。また、他の目的は、該基板を用いた表示装置および撮像装置を提供することにある。

【0010】

【課題を解決するための手段】

本発明のアクティブマトリクス基板は、上記の課題を解決するために、走査電極と信号電極とが格子状に配列されてなる電極配線と、少なくとも該電極配線上に形成され、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜と、上記開口部における電極上に積層された金属層とを備えていることを特徴としている。

【0011】

上記の構成によれば、走査電極および／または信号電極上に金属層が積層されているので、該金属層によって走査電極および／または信号電極の厚膜化を図ることができる。それゆえ、電極配線の抵抗値や寄生容量が充分に低減された（低抵抗化された）アクティブマトリクス基板を提供することができる。

【0012】

本発明のアクティブマトリクス基板は、上記の課題を解決するために、さらに、上記金属層が湿式メッキ法によって形成されていることを特徴としている。

【0013】

上記の構成によれば、金属層の厚膜化を容易に図ることができる。また、バッチ処理による金属層の形成が可能となるので、スループット（処理能力）の低下を抑制することができる。さらに、絶縁保護膜の開口部における電極上にのみ、金属層を選択的に形成することができるので、該金属層を厚膜化しても、無駄になる金属の量を抑制することができる。

【0014】

本発明のアクティブマトリクス基板は、上記の課題を解決するために、さらに、上記金属層が、ニッケル膜、銅膜および金膜からなる群より選ばれる少なくとも一種の金属膜を含むことを特徴としている。

【0015】

上記の構成によれば、例えば無電解メッキ法または電気メッキ法によって、比抵抗が小さい（低抵抗の）金属層を容易に形成することができる。

【0016】

本発明のアクティブマトリクス基板は、上記の課題を解決するために、さらに、上記信号電極が透明導電酸化膜からなることを特徴としている。

【0017】

上記の構成によれば、絶縁保護膜の開口部における透明導電酸化膜上にのみ、例えばメッキ触媒を選択的に付着させることができるので、無電解メッキ法によって、該透明導電酸化膜上にのみ、金属層を選択的に形成することができる。

【0018】

本発明の表示装置は、上記の課題を解決するために、上記構成のアクティブマトリクス基板と、該アクティブマトリクス基板によって駆動される電気光学媒体とを備えていることを特徴としている。

【0019】

上記の構成によれば、表示装置は、電極配線の抵抗値や寄生容量が充分に低減された（低抵抗化された）アクティブマトリクス基板を備えている。従って、表示装置の大面積化（大画面化）や高精細化を図った場合においても、駆動信号の遅延を抑制することができるので、表示の均一性を損なうことはない。即ち、駆動信号の遅延を生じることなく、大画面かつ高精細の表示装置を提供することができる。

【0020】

本発明の撮像装置は、上記の課題を解決するために、上記構成のアクティブマトリクス基板と、該アクティブマトリクス基板によって電荷が読み出される光導電体とを備えていることを特徴としている。

【0021】

上記の構成によれば、撮像装置は、電極配線の抵抗値や寄生容量が充分に低減された（低抵抗化された）アクティブマトリクス基板を備えている。従って、光導電体内で発生する微小な電荷を、S/N比を充分に確保した状態で読み出すことができる。また、上記の構成によれば、撮像装置の大面積化（大画面化）や高精細化を図った場合においても、駆動信号の遅延を抑制することができる。即ち、S/N比を充分に確保した状態で微小な電荷を読み出すことができ、しかも、駆動信号の遅延を生じることなく、大画面かつ高精細の撮像装置を提供することができる。

【0022】

本発明のアクティブマトリクス基板の製造方法は、上記の課題を解決するために、基板上に、走査電極と信号電極とを格子状に配列して電極配線を形成する工程と、少なくとも該電極配線上に、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜を形成する工程と、上記開口部における電極上に、メッキ触媒を選択的に付着させる工程と、上記メッキ触媒が付着された領域に無電解メッキ法によって金属層を形成する工程とを含むことを特徴としている。

【0023】

上記の構成によれば、メッキ触媒が付着された領域にのみ、つまり、絶縁保護膜の開口部における電極上にのみ、金属層を選択的に形成することができる。従って、該金属層を形成する際に、所定のパターニングを施した後にエッチングを行う従来の工程（エッチング工程）が不要となる。また、エッチング工程が不要であるので、金属層を厚膜化しても、無駄になる金属の量を抑制することができる。さらに、無電解メッキ法は、スパッタ蒸着等の真空蒸着法と比較して、バッチ処理による金属層の形成が容易であるので、金属層を厚膜化しても、スループット（処理能力）の低下を抑制することができる。従って、電極配線の抵抗値や寄生容量が充分に低減された（低抵抗化された）アクティブマトリクス基板を、安価にかつ簡単に製造することができる。

【0024】

本発明のアクティブマトリクス基板の製造方法は、上記の課題を解決するために、基板上に、走査電極と信号電極とを格子状に配列して電極配線を形成する工程と、少なくとも該電極配線上に、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜を形成する工程と、上記開口部における電極上に、電気メッキ法によって金属層を選択的に形成する工程とを含むことを特徴としている。

【0025】

上記の構成によれば、絶縁保護膜の開口部における電極上にのみ、金属層を選択的に形成することができる。従って、該金属層を形成する際に、所定のパターニングを施した後にエッチングを行う従来の工程（エッチング工程）が不要とな

る。また、エッティング工程が不要であるので、金属層を厚膜化しても、無駄になる金属の量を抑制することができる。さらに、電気メッキ法は、スパッタ蒸着等の真空蒸着法と比較して、バッチ処理による金属層の形成が容易であるので、金属層を厚膜化しても、スループット（処理能力）の低下を抑制することができる。従って、電極配線の抵抗値や寄生容量が充分に低減された（低抵抗化された）アクティブマトリクス基板を、安価にかつ簡単に製造することができる。

【0026】

【発明の実施の形態】

【実施の形態1】

本発明の実施の一形態について図1ないし図2に基づいて説明すれば、以下の通りである。尚、以下の説明においては、絶縁保護膜が信号電極上の所定の領域に開口部を有している構成を備えたアクティブマトリクス基板を例に挙げることとする。

【0027】

本実施の形態にかかるアクティブマトリクス基板は、図1および図2（g）に示すように、絶縁性基板1上に、ゲート電極（走査電極）2、蓄積容量電極（Cs電極）3、ゲート絶縁膜（誘電体層）4、半導体層5、ソース電極（信号電極）6、ドレイン電極7、絶縁保護膜8、金属層12、層間絶縁膜13、画素電極15等が積層されることによって形成されている。そして、ゲート電極2やゲート絶縁膜4、半導体層5、ソース電極6、ドレイン電極7等で以てスイッチング素子であるTFT（薄膜トランジスタ）素子9が構成されており、蓄積容量電極3やゲート絶縁膜4、ドレイン電極7等で以て電荷蓄積容量（Cs）10が構成されている。つまり、ソース電極6は、信号線としての直線部分と、TFT素子9を構成するための延伸部分とを備えており、ドレイン電極7は、TFT素子9と電荷蓄積容量10とをつなぐように設けられている。上記絶縁性基板1としては、例えば、ガラス基板やプラスチック基板が好適であるが、特に限定されるものではない。

【0028】

上記ゲート電極2並びにソース電極6は、絶縁性基板1上に格子状に形成（配

列) されており、これによって電極配線が構成されている。そして、格子状に形成された該電極配線の交差部(格子点)毎に、上記TFT素子9が設けられている。また、画素電極15は、マトリクス状に多数設けられており、TFT素子9を介して上記ソース電極6に接続されている。従って、これら電極配線、TFT素子9、画素電極15等で以て、画素配列層が構成されており、アクティブマトリクス基板は、絶縁性基板1上に画素配列層等が形成されることによって構成されている。

【0029】

ゲート電極2および蓄積容量電極3の材料としては、例えば、アルミニウム、モリブデン、タンタル、およびこれら金属のうちの少なくとも1つを主成分とする各種合金等を用いることができる。ゲート電極2および蓄積容量電極3は、例えば、スパッタ蒸着法や無電解メッキ法(化学メッキ法)等によって金属膜を成膜した後、所望の形状にパターニングすることによって設けられている。上記金属膜の膜厚は、200nm～400nm程度であればよいが、特に限定されるものではない。ゲート電極2および蓄積容量電極3は、製造工程の簡略化等の観点から、同一材料、同一工程で以て形成されることが望ましい。

【0030】

ゲート絶縁膜4の材料としては、例えば、 SiN_x 、 SiO_x 、 TaO_x 等を用いることができる。また、ゲート絶縁膜4として、これら材料からなる膜を積層した積層膜を用いることもできる。ゲート絶縁膜4は、例えば、CVD法(化学的気相成長法)や陽極酸化法等によって上記材料からなる膜を成膜することによって設けられている。上記膜の膜厚は、200nm～500nm程度であればよいが、特に限定されるものではない。尚、ゲート絶縁膜4は、ゲート電極2並びにソース電極6を覆うようにして設けられており、ゲート電極2上に位置する部位がTFT素子9におけるゲート絶縁膜として作用し、蓄積容量電極3上に位置する部位が電荷蓄積容量10における誘電体層として作用する。

【0031】

半導体層5の材料としては、例えば、a-Si(アモルファスシリコン)、p-Si(多結晶シリコン)、CdSe等を用いることができる。半導体層5は、

例えば、a-Siからなる場合には、CVD法によってa-Si膜を成膜することによって設けられている。上記膜の膜厚は、30nm～100nm程度であればよいが、特に限定されるものではない。半導体層5は、TFT素子9のチャネルを形成すべく、ゲート電極2上、つまり、ゲート絶縁膜4上におけるTFT素子9が形成される部位に設けられている。

【0032】

ソース電極6およびドレイン電極7の材料としては、例えば、アルミニウム、モリブデン、タンタル、およびこれら金属のうちの少なくとも1つを主成分とする各種合金等を用いることができる。また、ソース電極6およびドレイン電極7として、透明導電酸化膜であるITO（インジウム-錫酸化膜）やSnO₂（錫酸化膜）を用いることもできる。ソース電極6およびドレイン電極7は、例えば、スパッタ蒸着法等によって上記金属膜を成膜した後、所望の形状にパターニングすることによって設けられている。該形成方法は、大型かつ高精細のアクティスマトリクス基板を製造する場合に好適である。若しくは、ソース電極6およびドレイン電極7は、例えば、スパッタ蒸着法や、ゾルーゲル材料を用いた塗布・焼成法等によってITOを成膜した後、所望の形状にパターニングすることによって設けられている。上記金属膜やITOの膜厚は、100nm～200nm程度であればよいが、特に限定されるものではない。そして、蓄積容量電極3上にドレイン電極7が積層されている部位に、電荷蓄積容量10が形成されている。ソース電極6およびドレイン電極7は、製造工程の簡略化等の観点から、同一材料、同一工程で以て形成されることが望ましい。尚、半導体層5とソース電極6およびドレイン電極7との間（界面）には、コンタクト層として、n⁺型のa-Si層等を設けることがより好ましい。

【0033】

絶縁保護膜8は、上記電極6・7上、つまり、上記TFT素子9や電荷蓄積容量10等が形成されている絶縁性基板1上に、ほぼ全面（ほぼ全領域）にわたって形成されている。絶縁保護膜8の材料としては、例えば、SiNx、SiOx、ポリイミド樹脂、アクリル樹脂等を用いることができる。また、絶縁保護膜8として、これら材料からなる膜を積層した積層膜を用いることもできる。絶縁保

護膜8は、例えば、SiNxからなる場合には、CVD法によってSiNx膜を成膜することによって設けられている。上記膜の膜厚は、300nm程度であればよいが、特に限定されるものではない。

【0034】

上記絶縁保護膜8は、その所定位置、つまり、ソース電極6における直線部分上に位置する部位（信号電極上の所定の領域；図1ではハッチングを施した領域）に開口部11aを有しており、ドレイン電極7におけるTFT素子9を構成するための部分を除いた部分上に位置する部位（同図ではハッチングを施した領域）に開口部11bを有している。つまり、上記開口部11aは、TFT素子9を構成するための延伸部分を除いたソース電極6上に、該ソース電極6に沿ってストライプ状に形成（開口）されている。また、開口部11bは、TFT素子9を構成するための部分を除いたドレイン電極7上、より好ましくは電荷蓄積容量10を構成しているドレイン電極7上に形成されている。

【0035】

開口部11a・11bは、絶縁保護膜に所定のパターニングを施した後、エッチングを行うことによって該絶縁保護膜における不要な部分（電極6・7上における開口部が設けられる部分）を除去することによって形成されている。そして、開口部11aにおいては下地であるソース電極6が露出しており、開口部11bにおいては下地であるドレイン電極7が露出している。尚、開口部11aの大きさは、ソース電極6における直線部分上から、はみ出さない大きさであればよい。また、開口部11bの大きさは、ドレイン電極7におけるTFT素子9を構成するための部分を除いた部分上から、より好ましくは電荷蓄積容量10上から、はみ出さない大きさであればよい。

【0036】

金属層12は、上記開口部11a・11bを埋めるようにして形成されており、ソース電極6上およびドレイン電極7上に積層されている。該金属層12は、下地である電極6・7の抵抗値や寄生容量を低減すること（電極6・7を低抵抗化すること）を目的として設けられている。金属層12の材料としては、例えば、ニッケル、銅、金、およびこれら金属を主成分とする各種合金等を用いること

ができ、そのなかでも比抵抗がより小さい（より低抵抗の）銅および金が好適であり、安価な金属である銅が最適である。また、ニッケル膜からなる金属層12は、下地である電極6・7との密着性がより良好である。

【0037】

金属層12は、例えば湿式メッキ法、即ち、無電解メッキ法または電気メッキ法によって金属膜を成膜することによって設けられている。これにより、金属層12の厚膜化を容易に図ることができる。また、バッチ処理による金属層12の形成（成膜）が可能となるので、スループット（処理能力）の低下を抑制することができる。さらに、開口部11a・11bにおける電極6・7上にのみ、金属層12を選択的に形成（メッキ成膜）することができるので、該金属層12を厚膜化しても、無駄になる金属の量を抑制することができる。上記金属膜の膜厚は、電極6・7を大幅に低抵抗化することができるよう、200nm～1000nm程度であればよいが、絶縁保護膜8の膜厚等に応じて設定すればよく、特に限定されるものではない。

【0038】

無電解メッキ法によって金属層12を形成する場合には、メッキ触媒と無電解メッキ液とを用いる。該メッキ触媒としては、パラジウム触媒が好適である。銅を含む無電解メッキ液は、安定性に優れている。

【0039】

例えば、無電解メッキ法によって成膜された銅の比抵抗は $2 \mu\Omega\text{cm}$ であるのに対し、従来のスパッタ蒸着法によって成膜された例えばアルミニウムの比抵抗は $4 \mu\Omega\text{cm}$ である。従って、銅とアルミニウムとを同一の膜厚に成膜した場合には、銅からなる金属層のシート抵抗値は、アルミニウムからなる金属層のシート抵抗値の $1/2$ である。つまり、金属層12のシート抵抗値を $1/2$ （半分）に低減することができる。また、無電解メッキ法によって膜厚900nmの銅膜を形成した場合と、スパッタ蒸着法によって膜厚300nmのアルミニウム膜を形成した場合とを比較すると、銅からなる金属層のシート抵抗値は、アルミニウムからなる金属層のシート抵抗値の $1/6$ になるので、金属層12のシート抵抗値を $1/6$ に低減することができる。そして、無電解メッキ法によって金属層12を形成

することにより、スループット（処理能力）を低下させることなくソース電極6およびドレイン電極7の厚膜化を図ることができ、しかも、無駄になる金属の量を抑制することができる。それゆえ、従来のスパッタ蒸着法と比較して、電極6・7の厚膜化を容易に図ることができ、該電極6・7を充分に低抵抗化することができる。即ち、本実施の形態にかかるアクティブマトリクス基板は、上記の方法によって形成された金属層12を有するので、ソース電極6およびドレイン電極7の抵抗値や寄生容量を充分に低減することができる。

【0040】

尚、ソース電極6およびドレイン電極7がITOであり、金属層12が銅膜である場合には、ITOと銅膜との間（界面）に、両者の密着性をより一層向上させるために、膜厚が200nm程度のニッケル膜を設けることができる。ニッケル膜は、ITOとの密着性に優れており、無電解メッキ法によって形成することができる。ニッケルは、パラジウム触媒等のメッキ触媒が付着されたITO上に選択的に析出する。また、該ニッケル膜と銅膜との密着性をより一層向上させるために、ニッケル膜表面に、膜厚が10nm程度の金膜をさらに設けることもできる。金はニッケルに対していわゆる置換メッキが可能であり、これにより金膜を形成することができる。そして、この場合には、金をメッキ触媒として銅膜を形成することができる。つまり、ITO上にニッケル膜および金膜を積層した後、銅膜を形成する際には、メッキ触媒の作用によって所定の位置に選択的に各メッキを施すことができ、これによって各層（膜）を容易に形成することができる。従って、パターニングに関する工程を追加することなく、上記三層からなる積層構造を容易に形成することができる。以上のように、金属層12は、ニッケル膜、銅膜および金膜からなる群より選ばれる少なくとも一種の金属膜を含んでいればよく、より具体的には、金属層12は、例えば、銅からなる单層膜であってもよく、銅膜およびニッケル膜を含む多層膜であってもよく、銅膜、ニッケル膜および金膜を含む多層膜であってもよい。

【0041】

また、金属層12として、無電解メッキ法によって成膜された銀膜や、銅膜に銀膜を積層してなる多層膜等を用いることもできる。さらに、金属層12として

、電極6・7としてのITO表面に、無電解メッキ法によってニッケル膜や銀膜を成膜した後、その表面に電気メッキ法によって銅膜を成膜してなる多層膜を用いることもできる。或いは、金属層12として、電気メッキ法によって形成された銅膜等の金属膜を用いることもできる。電気メッキ法によって金属層12を形成する場合には、電気メッキ液を用いる。

【0042】

層間絶縁膜13の材料としては、例えば、ポリイミド樹脂やアクリル樹脂等の感光性樹脂等を用いることができる。層間絶縁膜13は、例えば、塗布法等によって上記樹脂を成膜することによって形成されている。樹脂膜の膜厚は、100nm～4000nm程度であればよいが、特に限定されるものではない。そして、層間絶縁膜13における所定位置には、金属層12を介してドレイン電極7と画素電極15とを短絡させるコンタクトホール14が形成されている。層間絶縁膜13の材料として感光性樹脂を用い、該感光性樹脂を絶縁保護膜8上に塗布した後、所定のパターニングで以て光照射等を行うことにより、コンタクトホール14を有する層間絶縁膜13を容易に形成することができる。ソース電極6上に形成された金属層12は絶縁保護膜8と共に層間絶縁膜13で覆われているので、該金属層12は層間絶縁膜13によって保護されている。

【0043】

画素電極15の材料としては、例えば、アクティブマトリクス基板を透過型の表示装置に使用する場合には、透明導電酸化膜であるITO等を用いることができる。また、アクティブマトリクス基板を反射型の表示装置に使用する場合には、反射性に優れたアルミニウムや銀等の金属を成膜して用いることができる。さらに、アクティブマトリクス基板を撮像装置に使用する場合には、上記ITO或いはアルミニウムや銀等の金属膜に加えて、低抵抗値を示す、ドーピングが施された半導体膜等の、各種導電材料からなる膜を用いることができる。画素電極15は、例えば、スパッタ蒸着法等によって上記材料を成膜した後、所望の形状にパターニングすることによって設けられている。上記膜の膜厚は、100nm～300nm程度であればよいが、特に限定されるものではない。画素電極15は、層間絶縁膜13によって、ソース電極6上に形成された金属層12との電気的

短絡、並びに、静電容量の増大が防止されている。尚、画素電極15は、図1に示すようにゲート電極2やソース電極6における直線部分に重なり合わないよう形成してもよく、また、画素電極の充填率を向上させるために、これら電極2・6に重なり合うように形成してもよい。

【0044】

上記構成のアクティブマトリクス基板の製造方法の一例について、図2を参照しながら、以下に説明する。尚、アクティブマトリクス基板の製造方法は、下記例示の方法にのみ限定されるものではない。

【0045】

先ず、図2（a）に示すように、絶縁性基板1上に、スパッタ蒸着法や無電解メッキ法等を採用して金属膜を成膜した後、所望の形状にパターニングすることにより、ゲート電極2並びに蓄積容量電極3を形成する（第1工程）。つまり、ゲート電極2および蓄積容量電極3を、同一材料、同一工程で以て形成する。

【0046】

次に、同図（b）に示すように、ゲート電極2並びに蓄積容量電極3を覆うようにして、絶縁性基板1上に、CVD法や陽極酸化法等を採用してSiNx膜等の膜を成膜することにより、ゲート絶縁膜4を形成する（第2工程）。

【0047】

次に、同図（c）に示すように、ゲート絶縁膜4上におけるTFT素子9が形成される部位に、例えばCVD法を採用してa-Si膜等の膜を成膜することにより、半導体層5を形成する。さらにその上に、スパッタ蒸着法等を採用して金属膜等の膜を成膜した後、所望の形状にパターニングすることにより、ソース電極6並びにドレイン電極7を形成する（第3工程）。つまり、ソース電極6並びにドレイン電極7を、同一材料、同一工程で以て形成する。これにより、ゲート電極2およびソース電極6からなる電極配線が形成されると共に、TFT素子9並びに電荷蓄積容量10が形成される。尚、以下の説明では、ソース電極6並びにドレイン電極7がITOである場合を例に挙げる。

【0048】

次いで、同図（d）に示すように、上記電極6・7上に、つまり、絶縁性基板

1表面のほぼ全面に、例えばCVD法を採用して膜厚300nmのSiNx膜等の膜を成膜した後、所望の形状にパターニングを施してエッチングを行うことにより、開口部11a・11bを有する絶縁保護膜8を形成する（第4工程）。尚、以下の説明では、絶縁保護膜8がSiNx膜である場合を例に挙げる。

【0049】

その後、開口部11a・11b、つまり、露出しているソース電極6並びにドレイン電極7の表面に、無電解メッキ法によって金属層12を形成するために、メッキ触媒であるパラジウム触媒（図示せず）を選択的に付着させる。即ち、上記各工程を実施した後の絶縁性基板1を、pHが調整されたパラジウム触媒含有溶液に所定時間、浸漬する。すると、ソース電極6並びにドレイン電極7であるITO上にはパラジウム触媒が付着するものの、絶縁保護膜8であるSiNx膜上にはパラジウム触媒が付着し難い。従って、露出しているソース電極6並びにドレイン電極7の表面にのみ、パラジウム触媒が選択的に付着することになる。その後、該絶縁性基板1をパラジウム触媒含有溶液から引き上げて水洗し、余分なパラジウム触媒を除去する（第5工程）。

【0050】

尚、メッキ触媒は、ITOに限らず、各種金属に付着し易い性質を備えている。また、ITO上にパラジウム触媒を選択的に付着させる方法として、いわゆる感光性触媒を用いる方法を採用することもできる。この場合には、上記各工程を実施した後の絶縁性基板1の全面（表面）に、光が照射されるとパラジウム触媒を析出する触媒前駆体（感光性触媒）を塗布した後、開口部11a・11b部分に光照射を行い、その箇所にパラジウム触媒を析出させればよい。

【0051】

続いて、上記工程によってパラジウム触媒が付着された絶縁性基板1を、無電解メッキ液に所定時間、浸漬し、パラジウム触媒が付着されたITO上に金属を選択的に析出させる。上記工程によって開口部11a・11bにおけるITO上にのみ、パラジウム触媒が選択的に付着されているので、無電解メッキ法によって該ITO上にのみ、金属を選択的に析出させることができる。これにより、同図（e）に示すように、開口部11a・11b、つまり、露出しているソース電

極6並びにドレイン電極7の表面に、金属層12を形成する（第6工程）。上記第5および第6工程を実施することにより、金属層12を形成する際に、所定のパターニングを施した後にエッティングを行う従来の工程（エッティング工程）が不要となる。また、エッティング工程が不要であるので、金属層12を厚膜化しても、無駄になる金属の量を抑制することができる。さらに、無電解メッキ法は、スパッタ蒸着等の真空蒸着法と比較して、バッチ処理による金属層の形成が容易であるので、金属層12を厚膜化しても、スループット（処理能力）の低下を抑制することができる。無電解メッキ法を採用することにより、大面積を有する絶縁性基板1に対しても、均一な膜厚で以て金属層12を形成することができる。尚、ITO上にさらにニッケル膜や金膜を積層する場合には、第6工程に先立ち、該第6工程に準じてITO上に該金属を選択的に析出させた後、第6工程を実施して金属層12を形成する。

【0052】

一方、開口部11a・11b、つまり、露出しているソース電極6並びにドレイン電極7の表面に、電気メッキ法によって金属層12を形成する場合には、上記第5および第6工程に代えて下記の工程を実施すればよい。即ち、上記第1～第4工程を実施した絶縁性基板1を電気メッキ液に浸漬した後、電極6・7に電気メッキ用の電流を所定時間、供給することにより、露出している電極6・7上に銅等の金属を選択的に析出させる工程（第6'工程）を実施すればよい。この第6'工程を実施することにより、金属層12を形成する際に、所定のパターニングを施した後にエッティングを行う従来の工程（エッティング工程）が不要となる。また、エッティング工程が不要であるので、金属層12を厚膜化しても、無駄になる金属の量を抑制することができる。さらに、電気メッキ法は、スパッタ蒸着等の真空蒸着法と比較して、バッチ処理による金属層の形成が容易であるので、金属層12を厚膜化しても、スループット（処理能力）の低下を抑制することができる。電気メッキ法を採用することにより、膜質に優れた緻密な金属層12を得ることができる。

【0053】

但し、電気メッキ法においては、析出する金属の厚み（膜厚）は電流密度によ

って左右される。このため、例えば電極6・7の抵抗値が高いと、電気メッキ用の電流供給源（端子）からの距離に応じて該電極6・7による電圧降下が発生し、メッキ時における電流密度に偏り（分布）が生じる。従って、電気メッキ法によって金属層12を形成する場合には、ソース電極6並びにドレイン電極7を、ITOではなく他の金属膜で形成することが望ましい。

【0054】

次いで、同図(f)に示すように、絶縁保護膜8上に、例えば塗布法を採用して樹脂を塗布し、所定のパターニングで以て光照射等を行うことにより、コンタクトホール14を有する層間絶縁膜13を形成する（第7工程）。この際、ソース電極6上に形成された金属層12は層間絶縁膜13で覆われるが、ドレイン電極7上に形成された金属層12はコンタクトホール14を通して露出することになる。

【0055】

その後、層間絶縁膜13上に、例えばスパッタ蒸着法を採用してITO等の膜を成膜することにより、画素電極15を形成する。この際、層間絶縁膜13に設けたコンタクトホール14を通じ、金属層12を介してドレイン電極7と画素電極15とを短絡させる（第8工程）。

【0056】

上記第1～第8工程を順に行うことにより、金属層12を備えたアクティブマトリクス基板が製造される。尚、アクティブマトリクス基板の製造方法は、上記例示の方法にのみ限定されるものではない。

【0057】

以上のように、本実施の形態にかかるアクティブマトリクス基板は、ゲート電極2とソース電極6とが格子状に配列されてなる電極配線と、少なくとも該電極配線上に形成され、ソース電極6上の所定の領域に開口部11aを有する絶縁保護膜8と、上記開口部11aにおけるソース電極6上に積層された金属層12とを備えている構成である。

【0058】

上記の構成によれば、ソース電極6上に金属層12が積層されているので、該

金属層12によってソース電極6の厚膜化を容易に図ることができる。それゆえ、電極配線の抵抗値や寄生容量を充分に低減すること（低抵抗化すること）ができる。上記構成のアクティブマトリクス基板は、例えば、大面積化（大画面化）や高精細化が求められている表示装置；微弱信号の読み出しが求められている撮像装置；等の各種装置に好適に使用することができる。

【0059】

【実施の形態2】

本発明の実施の他の形態について図3に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記実施の形態1の図面に示した部材（構成）と同一の機能を有する部材（構成）には、同一の符号を付記し、その説明を省略する。

【0060】

本実施の形態にかかるアクティブマトリクス基板における絶縁保護膜8は、開口部11a・11bを有すると共に、さらに、その所定位置、即ち、図3に示すように、ゲート電極2における直線部分上に位置する部位（信号電極上の所定の領域；図3ではハッチングを施した領域）に開口部11cを有している。つまり、本実施の形態における絶縁保護膜8は、開口部11a・11bに加えて開口部11cをさらに有しており、該開口部11cは、TFT素子9を構成するための延伸部分を除いたゲート電極2上に、該ゲート電極2に沿ってストライプ状に形成（開口）されている。アクティブマトリクス基板におけるその他の構成部材（構成）は、前記実施の形態1のアクティブマトリクス基板と同一である。

【0061】

上記構成のアクティブマトリクス基板を製造するには、前記実施の形態1のアクティブマトリクス基板の製造方法にかかる第4～第6工程における操作を、以下の通りにすればよい。即ち、第4工程において、絶縁性基板1表面のほぼ全面に、例えばCVD法を採用してSiNx膜等の膜を成膜した後、所望の形状にパターニングを施してエッチングを行うことにより、開口部11a・11bに加えて開口部11cを有する絶縁保護膜8を形成する。次いで、第5工程を実施することにより、開口部11a・11b・11c、つまり、露出しているゲート電極2、ソース電極6並びにドレイン電極7の表面に、メッキ触媒であるパラジウム

触媒を選択的に付着させる。続いて、第6工程を実施することにより、パラジウム触媒が付着された絶縁性基板1を、無電解メッキ液に所定時間、浸漬し、露出しているゲート電極2、ソース電極6並びにドレイン電極7の表面に、無電解メッキ法によって金属層12を形成する。或いは、第5および第6工程に代えて第6'工程を実施することにより、露出しているゲート電極2、ソース電極6並びにドレイン電極7の表面に、電気メッキ法によって金属層12を形成する。これにより、製造工程を増加させることなく、本実施の形態にかかるアクティブマトリクス基板を、容易に製造することができる。

【0062】

以上のように、本実施の形態にかかるアクティブマトリクス基板は、ゲート電極2とソース電極6とが格子状に配列されてなる電極配線と、少なくとも該電極配線上に形成され、ゲート電極2およびソース電極6上の所定の領域に開口部11a・11cを有する絶縁保護膜8と、上記開口部11aにおけるソース電極6上、並びに開口部11cにおけるゲート電極2上に積層された金属層12とを備えている構成である。

【0063】

上記の構成によれば、ゲート電極2およびソース電極6上に金属層12が積層されているので、該金属層12によってゲート電極2およびソース電極6の厚膜化を容易に図ることができる。それゆえ、電極配線の抵抗値や寄生容量を充分に低減すること（低抵抗化すること）ができる。

【0064】

尚、絶縁保護膜8は、開口部11b・11cのみを有する構成（開口部11aを有しない構成）であってもよい。即ち、絶縁保護膜8は、ゲート電極2上およびソース電極6上の少なくとも一方に位置する部位に、開口部を有していればよい。

【0065】

〔実施の形態3〕

本発明の実施のさらに他の形態について図4に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記実施の形態1の図面に示した部材（構成）と

同一の機能を有する部材（構成）には、同一の符号を付記し、その説明を省略する。

【0066】

本実施の形態にかかる撮像装置は、X線を光導電体で電荷に直接変換する直接変換型のX線センサ（X線撮像装置）であり、図4に示すように、前記実施の形態1若しくは形態2で製造されたアクティブマトリクス基板20と、該アクティブマトリクス基板20によって電荷が読み出される光導電体21とを備えている。即ち、本実施の形態にかかるフラットパネル型のX線センサは、アクティブマトリクス基板20のほぼ全面に、つまり、該アクティブマトリクス基板20にマトリクス状に多数設けられた画素電極15…上に、X線を吸収することによって電荷（電子－正孔対）を発生する光導電体21が積層され、該光導電体21上に、バイアス電極22が積層されて構成されている。そして、画素電極15等で構成される画素配列層が、X線画像の検出領域となっている。上記バイアス電極22には、高圧電源が電気的に接続されている。また、アクティブマトリクス基板20に設けられたソース電極6には、外部回路であるアンプ回路がそれぞれ接続されている。

【0067】

光導電層21の材料としては、X線に対する感度が良好であり、大面積を有するアクティブマトリクス基板上に容易に成膜することができる材料、例えば、a-S_e（アモルファスセレン）、CdTe、CdZnTe、PbI₂等の半導体を用いることができる。なかでも、a-S_eは、X線吸収率が高く、X線－電荷変換効率に優れており、例えば真空蒸着法を採用することにより、比較的低い温度で以て、アクティブマトリクス基板20上に直接、成膜することができる。光導電層21の膜厚は、例えばa-S_eを用いた場合には500μm～1500μm程度であればよいが、特に限定されるものではない。

【0068】

バイアス電極22の材料としては、例えば、白金、金、ITO等を用いることができる。尚、バイアス電極22の形成方法や厚さ等は、特に限定されるものではない。

【0069】

上記構成におけるX線センサの駆動原理について、以下に説明する。X線センサにバイアス電極22側からX線が照射されると、X線を吸収することによって光導電体21内で電荷（電子-正孔対）が発生する。発生した電荷（図4の場合には正孔）は、高圧電源からバイアス電極22に印加された電界により、アクティブマトリクス基板20の画素電極15に導かれ、該画素電極15に接続されている電荷蓄積容量10に蓄積される。そして、アクティブマトリクス基板20のゲート電極2が線順次、走査駆動されてTFT素子9のON/OFFが制御されることにより、各電荷蓄積容量10に蓄積された電荷は、TFT素子9およびソース電極6を介して信号として外部に読み出される。その後、読み出された信号は、アクティブマトリクス基板20の外部に設けられたアンプ回路によって増幅され、画像信号として取り出される。これにより、X線センサに照射されたX線の二次元的な分布を、画像信号として得ることができる。

【0070】

一般にX線センサにおいては、X線の吸収によって光導電体内で発生する微小な電荷を、S/N比を充分に確保した状態で外部に読み出す必要がある。それゆえ、アクティブマトリクス基板のソース電極等については、光導電体で発生する微弱信号を読み出すために、充分な低抵抗化が求められている。これに対し、前記実施の形態1若しくは形態2で製造されたアクティブマトリクス基板20においては、ソース電極6等に金属層12が積層されているので、該ソース電極6等が充分に低抵抗化されている。従って、光導電体21内で発生する微小な電荷を、S/N比を充分に確保した状態で読み出すことができる。また、X線センサの大面積化（大画面化）や高精細化を図った場合においても、駆動信号の遅延を抑制することができる。即ち、S/N比を充分に確保した状態で微小な電荷を読み出すことができ、しかも、駆動信号の遅延を生じることなく、大画面かつ高精細のX線センサを提供することができる。

【0071】

尚、撮像装置は、上記構成の直接変換型のX線センサにのみ限定されるものではなく、例えば、蛍光層と光導電体とを備え、X線を蛍光層で光に一旦変換した

後、該光を光導電体で電荷に変換する間接変換型のX線センサ（X線撮像装置）であってもよい。

【0072】

〔実施の形態4〕

本発明の実施のさらに他の形態について図5に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記実施の形態1の図面に示した部材（構成）と同一の機能を有する部材（構成）には、同一の符号を付記し、その説明を省略する。

【0073】

本実施の形態にかかる表示装置は、フラットパネル型の液晶パネル（液晶表示装置）であり、図5に示すように、前記実施の形態1若しくは形態2で製造されたアクティブマトリクス基板20と、対向基板29と、両基板20・29間に充填された液晶層25とを備えている。即ち、本実施の形態にかかる透過型の液晶パネルは、アクティブマトリクス基板20のほぼ全面に、つまり、該アクティブマトリクス基板20にマトリクス状に多数設けられた画素電極15…上に、アクティブマトリクス基板20によって駆動される電気光学媒体としての液晶層25が積層され、該液晶層25上に対向基板29が積層されて構成されている。該液晶層25は、基板20・29の周囲に枠状に設けられたシール材31によってシール（封入）されている。そして、画素電極15等で構成される画素配列層が、液晶パネルの画像表示領域となっている。

【0074】

上記アクティブマトリクス基板20の背面（画素電極15等が設けられている側とは異なる側）には、偏光板26が取り付けられている。上記対向基板29の対向面（液晶層側）には、赤・緑・青（R・G・B）のカラーフィルタ28と、共通電極27とがこの順に取り付けられている。また、上記対向基板29の背面（液晶層側とは異なる側）には、偏光板30が取り付けられている。そして、アクティブマトリクス基板20の背面側における所定位置には、バックライト（図示せず）が設けられている。該バックライトから照射される光（バックライト光）は、液晶パネルを透過して対向基板29の背面側に到達し、これにより、各種

表示がなされるようになっている。従って、上記液晶パネルは、対向基板29の背面側が表示面となっている。

【0075】

上記構成における液晶パネルの駆動原理について、以下に説明する。アクティブマトリクス基板20のゲート電極2が線順次、走査駆動されてTFT素子9のON/OFFが制御されることにより、画素電極15には、表示信号に応じた電圧が、上記TFT素子9およびソース電極6を介して印加される。そして、該画素電極15および共通電極27によって液晶層25に表示信号に応じた電圧が印加されると、液晶パネルを透過するバックライト光は、液晶の電気光学特性によって変調される。これにより、液晶パネルは、表示信号に応じた画像表示を行うことができる。

【0076】

一般にアクティブマトリクス型の液晶パネルにおいては、その大面積化（大画面化）や高精細化を図った場合には、駆動信号が遅延する等の影響により、表示の均一性が損なわれるという問題点を有している。それゆえ、アクティブマトリクス基板のゲート電極やソース電極等については、駆動信号の遅延を抑制するために、充分な低抵抗化が求められている。これに対し、前記実施の形態1若しくは形態2で製造されたアクティブマトリクス基板20においては、ゲート電極2やソース電極6等に金属層12が積層されているので、該電極2・6等が充分に低抵抗化されている。従って、液晶パネルの大面積化や高精細化を図った場合においても、駆動信号の遅延を抑制することができるので、表示の均一性を損なうことはない。即ち、駆動信号の遅延を生じることなく、大画面かつ高精細の液晶パネルを提供することができる。

【0077】

尚、表示装置は、上記構成の透過型の表示装置にのみ限定されるものではなく、例えば、画素電極に反射性を備えた金属を用いた反射型の表示装置であってもよい。また、表示装置は、偏光板を用いない方式、例えば、ゲスト・ホスト型表示方式や光散乱（分散）型表示方式等の方式を採用した表示装置であってもよい。さらに、表示装置は、液晶以外の電気光学媒体、例えば、有機EL（エレクト

ロルミネッセンス) 材料や、電気泳動材料、エレクトロクロミック材料等の材料を用いた表示装置であってもよい。

【0078】

【発明の効果】

本発明のアクティブマトリクス基板は、以上のように、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜と、上記開口部における電極上に積層された金属層とを備えている構成である。それゆえ、金属層によつて走査電極および／または信号電極の厚膜化を図ることができるので、電極配線の抵抗値や寄生容量が充分に低減された（低抵抗化された）アクティブマトリクス基板を提供することができるという効果を奏する。

【0079】

本発明のアクティブマトリクス基板は、以上のように、上記金属層が湿式メッキ法によって形成されている構成である。それゆえ、金属層の厚膜化を容易に図ることができる；スループット（処理能力）の低下を抑制することができる；金属層を厚膜化しても、無駄になる金属の量を抑制することができる；という種々の効果を奏する。

【0080】

本発明のアクティブマトリクス基板は、以上のように、上記金属層が、ニッケル膜、銅膜および金膜からなる群より選ばれる少なくとも一種の金属膜を含む構成である。それゆえ、比抵抗が小さい（低抵抗の）金属層を容易に形成することができるという効果を奏する。

【0081】

本発明のアクティブマトリクス基板は、以上のように、上記信号電極が透明導電酸化膜からなる構成である。それゆえ、無電解メッキ法によって、該透明導電酸化膜上にのみ、金属層を選択的に形成することができるという効果を奏する。

【0082】

本発明の表示装置は、以上のように、上記構成のアクティブマトリクス基板と、該アクティブマトリクス基板によって駆動される電気光学媒体とを備えている構成である。それゆえ、駆動信号の遅延を生じることなく、大画面かつ高精細の

表示装置を提供することができるという効果を奏する。

【0083】

本発明の撮像装置は、以上のように、上記構成のアクティブマトリクス基板と、該アクティブマトリクス基板によって電荷が読み出される光導電体とを備えている構成である。それゆえ、S/N比を充分に確保した状態で微小な電荷を読み出すことができ、しかも、駆動信号の遅延を生じることなく、大画面かつ高精細の撮像装置を提供することができるという効果を奏する。

【0084】

本発明のアクティブマトリクス基板の製造方法は、以上のように、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜を形成する工程と、上記開口部における電極上に、メッキ触媒を選択的に付着させる工程と、上記メッキ触媒が付着された領域に無電解メッキ法によって金属層を形成する工程とを含む構成である。それゆえ、電極配線の抵抗値や寄生容量が充分に低減された（低抵抗化された）アクティブマトリクス基板を、安価にかつ簡単に製造することができるという効果を奏する。

【0085】

本発明のアクティブマトリクス基板の製造方法は、以上のように、走査電極および／または信号電極上の所定の領域に開口部を有する絶縁保護膜を形成する工程と、上記開口部における電極上に、電気メッキ法によって金属層を選択的に形成する工程とを含む構成である。それゆえ、電極配線の抵抗値や寄生容量が充分に低減された（低抵抗化された）アクティブマトリクス基板を、安価にかつ簡単に製造することができるという効果を奏する。

【図面の簡単な説明】

【図1】

本発明の実施の一形態におけるアクティブマトリクス基板の要部を示すものであり、或る1つの画素の概略の構成を示す平面図である。

【図2】

(a)～(g)は、図1におけるA-A線矢視断面図を用いて上記画素の製造工程を順に説明する説明図である。

【図3】

本発明の実施の他の形態におけるアクティブマトリクス基板の要部を示すものであり、或る1つの画素の概略の構成を示す平面図である。

【図4】

本発明の実施の一形態におけるアクティブマトリクス基板を用いたX線センサ(X線撮像装置)の概略の構成を示す断面図である。

【図5】

本発明の実施の一形態におけるアクティブマトリクス基板を用いた液晶パネル(表示装置)の概略の構成を示す断面図である。

【図6】

一般的なアクティブマトリクス型の液晶ディスプレイの概略の構成を示す、(a)は分解斜視図であり、(b)はその等価回路である。

【図7】

一般的なフラットパネル型のX線センサの概略の構成を示す説明図である。

【符号の説明】


- 1 絶縁性基板
- 2 ゲート電極(走査電極、電極配線)
- 3 蓄積容量電極(Cs電極)
- 4 ゲート絶縁膜(誘電体層)
- 6 ソース電極(信号電極、電極配線)
- 7 ドレイン電極
- 8 絶縁保護膜
- 9 TFT素子(スイッチング素子)
- 10 電荷蓄積容量(Cs)
- 11a, 11b, 11c 開口部
- 12 金属層
- 15 画素電極
- 20 アクティブマトリクス基板
- 21 光導電層

特2000-049969


25 液晶層（電気光学媒体）

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】 要約書

【要約】

【課題】 電極配線を厚膜化して低抵抗化することにより、例えば表示装置や撮像装置に好適に使用することができるアクティブマトリクス基板、およびその製造方法を提供する。

【解決手段】 アクティブマトリクス基板は、ゲート電極2とソース電極6とが格子状に配列されてなる電極配線と、少なくとも該電極配線上に形成され、ソース電極6上の所定の領域に開口部11aを有する絶縁保護膜と、上記開口部11aにおけるソース電極6上に積層された金属層とを備えている。従って、ソース電極6上に金属層が積層されているので、該金属層によってソース電極6の厚膜化を容易に図ることができ、ソース電極6を充分に低抵抗化することができる。

【選択図】 図1

出願人履歴情報

識別番号 [000005049]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 大阪府大阪市阿倍野区長池町22番22号
氏 名 シャープ株式会社